ΠΙΣΤΩΣΗ ΕΙΚΟΝΑΣ:
Όνομα εκδότη
Github
zeroasiccorp/logik: Μια ρυθμιζόμενη αλυσίδα εργαλείων RTL σε bitstream FPGA
Περιγραφή συνδέσμου
Το Logik είναι μια αλυσίδα εργαλείων FPGA ανοιχτού κώδικα που αυτοματοποιεί πλήρως τη μετατροπή του RTL σε bit, συμπεριλαμβανομένης της σύνθεσης, της τοποθέτησης, της δρομολόγησης, της δημιουργίας bitstream και της ανάλυσης. Οι χρήστες εισάγουν πηγές σχεδίασης, περιορισμούς και μεταγλωττίζουν επιλογές μέσω ενός απλού SiliconCompiler Python API. Μόλις ολοκληρωθεί η ρύθμιση,...
- Δημοσιεύθηκε: Όνομα εκδότηGithub
- Επιμελητής συνδέσμου: super admin
- Απρίλιος 4, 2024