Zeroasiccorp/logik: In ynstelbere RTL nei bitstream FPGA toolchain

Ofbyldingskredyt:

Github

zeroasiccorp / logik: In ynstelbere RTL nei bitstream FPGA toolchain

Link beskriuwing

Logik is in iepen boarne FPGA toolchain dy't it konvertearjen fan RTL nei bits folslein automatisearret, ynklusyf synteze, pleatsing, routing, bitstreamgeneraasje en analyse. Brûkers ynfiere ûntwerpboarnen, beheiningen en kompilearje opsjes fia in ienfâldige SiliconCompiler Python API. Sadree't de konfiguraasje foltôge is, ...

Iepenje orizjinele URL