KREDIYA WÊNE:
Navê weşanger
Github
zeroasiccorp/logik: RTL-yek ku ji zincîra amûrê FPGA-ya bitstream ve tê mîheng kirin
Danasîna zencîreyê
Logik zincîra amûrek FPGA-ya çavkaniyek vekirî ye ku veguheztina RTL-ê li bit-an bi tevahî otomatîk dike, di nav de sentez, danîn, rêkirin, hilberîna bitstream û analîzê. Bikarhêner bi navgîniya API-ya hêsan a SiliconCompiler Python ve çavkaniyên sêwiranê, astengan, û vebijarkan berhev dikin. Piştî ku sazkirin qediya, ...
- Published: Navê weşangerGithub
- Berpirsiyarê girêdanê: superadmin
- April 4, 2024