ATTĒLA KREDĪTS:
Izdevēja nosaukums
GitHub
zeroasiccorp/logik: konfigurējama RTL uz bitu plūsmas FPGA rīku ķēdi
Saites apraksts
Logik ir atvērtā pirmkoda FPGA rīku ķēde, kas pilnībā automatizē RTL pārveidošanu bitos, tostarp sintēzi, izvietošanu, maršrutēšanu, bitu plūsmas ģenerēšanu un analīzi. Lietotāji ievada dizaina avotus, ierobežojumus un apkopo opcijas, izmantojot vienkāršu SiliconCompiler Python API. Kad iestatīšana ir pabeigta,...
- publikācija: Izdevēja nosaukumsGitHub
- Saites kurators: superadmins
- Aprīlis 4, 2024