د انځور کریډیټ:
د خپرونکي نوم
Github
zeroasiccorp/logik: د Bitstream FPGA اوزار چین ته د ترتیب وړ RTL
لینک تفصیل
لوجیک د خلاصې سرچینې FPGA وسیلې چین دی چې په بشپړ ډول د RTL بټونو ته بدلولو اتومات کوي ، پشمول ترکیب ، ځای پرځای کول ، روټینګ ، د بټ سټریم نسل ، او تحلیل. کاروونکي د ساده SiliconCompiler Python API له لارې د ډیزاین سرچینې، خنډونه، او تالیف اختیارونه ننوځي. یوځل چې تنظیم بشپړ شي ، ...
- Published: د خپرونکي نومGithub
- د لینک کیورټر: سپیرډمین
- د اپریل په 4، 2024