MKOPO WA PICHA:
Mchapishaji jina
Github
zeroasiccorp/logik: RTL inayoweza kusanidiwa hadi bitstream FPGA toolchain
Maelezo ya kiungo
Logik ni msururu wa zana huria wa FPGA ambao hubadilisha kikamilifu RTL hadi biti, ikijumuisha usanisi, uwekaji, uelekezaji, uzalishaji wa mkondo kidogo na uchanganuzi. Watumiaji huingiza vyanzo vya muundo, vikwazo, na kukusanya chaguzi kupitia API rahisi ya SiliconCompiler Python. Mara tu usanidi utakapokamilika, ...
- Publication: Mchapishaji jinaGithub
- Kiunga cha mhifadhi: superadmin
- Aprili 4, 2024